태그>fpga(총 12개의 글)

'fpga' 관련 최근글

• 자기 전에 들은 충격 소식.. 인텔, 알테라 인수

  로리!군의 잡다한 이야기  by 로리|2015/06/01 23:19

  Intel Agrees to Buy Altera for $16.7 Billion (WSJ) 1. 알테라 FPGA 패키지가 그럼 이제 인텔 파운드리에서 나오려나? 2. 인텔 CPU랑 패키지로 FPGA 연결해서 나오면 진짜 무시무시할지도? 3. 그런데 원래 저런 쪽은 인텔 잘 못했는데 잘 될지 궁금.

  인텔, 알테라, FPGA

• [FPGA]AHDL로 debounce 해봅시다.

  더럽고 치사하게~  by allrelease|2014/01/21 02:51

  VHDL에서는 process 모델에서 엣지 트리거로 순차 회로를 구성하기 편한데 우리 AHDL께서는 그런거 없으신 관계로 머리를 써야 한다. CONSTANT TICK = 1000000; SUBDESIGN DEBOUNCER( clk, sw_usr, sw_rst : INPUT; led[7.0] : OUTPUT;) VARIABLE coun..

  FPGA, AHDL, debounce, 디바운스, 스위치

• 

  [FPGA]AHDL에서 DFF와 DFFE

  더럽고 치사하게~  by allrelease|2014/01/20 02:15

  DFFE는 별거 없다. DFF with EnableDFF에 값을 넣는 부분을 벗어나면 DFF.d = DFF.q 구문을 넣어서 그 값을 잘 유지해야 된다.DFFE에서는 쓸 때만 DFFE,ENA를 바꾸던가 아니면 안 쓸 때만 바꾸던..

  FPGA, AHDL, DFF, DFFE, Flipflop

• [FPGA]왜 자꾸 DFF가 DEFAULTS에서 설정한 값으로 돌아갈까

  더럽고 치사하게~  by allrelease|2014/01/19 17:30

  FPGA에서 회로를 합성하면 GND/VCC가 되는 것이지 회로 자체가 끊기는 법은 없다.DEFAULTS에서 설정된 값은 사용자가 정한 입력이 없을 때 기본으로 연결될 GND/VCC를 정하는 것이다.안 지정해봤자 사실 전부 GND에 연결될 뿐이다. 사용자가 설계한 입력이 존재해야 해당..

  FPGA, AHDL, DFF, DEFAULTS, 플립플롭

• 

  [FPGA]AHDL로 BeMicro SDK LED 켜기

  더럽고 치사하게~  by allrelease|2014/01/17 03:04

  일단 핀이 VCC일 때 꺼진다. GND일 때 켜진다. LED를 배열로 LED[7.0]하고서 if BTN then LED[] = h"F0" else LED[] = h"0F" end if 이건 case를 쓰던 간에 돌리면..

  LED, FPGA, BeMicroSDK, AHDL, QuartusII

• 

  FPGA로 로터리(Rotary) 스위치 제어

  飛上  by 재동이|2011/06/07 00:33

  Xilinx 의 SPARTAN-3E Starter-kit 에 있는 로터리 스위치를 제어하는 Verilog 코드를 작성하여 보았다. 로터리 스위치가 무엇인지 잘 모르는 사람이 많은데 쉽게 생각해서 옛날 흑백TV 에서 채널을 돌리는 ..

  xilinx, rotary, 로터리, FPGA, verilog

• Xilinx FPGA로 Duty 보정하기

  飛上  by 재동이|2011/03/20 03:17

  보통 FPGA로 하드웨어를 설계할때 rising edge 와 falling edge 중 하나만 사용한다 그 이유는 입력되는 클럭의 Duty가 다를 수 있기 때문이다. 이럴 경우 FPGA의 내부 DCM을 사용하면 어느정도 보정이 가능하다. 실험 결과 입력 클럭의 전압 swing의 구간이 넓을수록 jitter..

  FPGA, duty

• 

  SPI 파형

  飛上  by 재동이|2010/11/04 19:22

  Chip scope로 본 SPI 파형 샘플 주파수는 125Mhz SPI의 SCK는 약 10Mhz SPI 마스터는 SAM7s 머시기. ARM7계열 모듈. 다른 디바이스로 가는 신호를 캡쳐한 것이라서 Chip Select신호는 없는 상태임. 첫번..

  SPI, FPGA, ARM7

• FPGA 로직

  나의 블로그  by 김선달|2009/06/08 14:09

  [THAT Corporation] 1606Q16-U [THAT Corporation] 1646S08-U [THAT Corporation] 1646P08-U [THAT Corporation] 2162Q16-U [THAT Corporation] 2181CS08-U [THAT Corporation] 2181BS08-U [THAT Corporation] 2181AS08-U [THAT Corporation] 218..

  FPGA, 로직

• 

  PC Based Logic Analyzer (Ant18e, TL2x36)

  Nautes Test Lab  by 인형조종자|2008/07/18 18:23

  RockyLogic 사의 Ant18e (18 Channel, 1Ghz Sampling Rate, 8k/ch memory) Acute 사의 TravelLogic Series 4GHz Logic Analyzer - TL2X36 (36 Channel, 4Ghz Sampling Rate) 요즘..

  Logic, Analyzer, LogicAnalyzer, RockyLogic, Acute

• [논문분석] Fast, Accurate and Detailed NoC Simulations

  Seong Min's Pages  by 한여름밤의꿈|2008/04/29 00:55

  제목 : Fast, Accurate and Detailed NoC Simulations 저자 : Pascal T. Wolkotte, Philip K. F. Holzenspies, and Gerard J. M. Smit 학회 or 논문지 : Proceedings of the 1st Symposium on Networks-on-Chip (NOCS'07), 2007 한줄 요약 : 빠르고 ..

  NoC, Simulation, FPGA

• [논문분석] Hardwired Networks on Chip in FPGAs to Unify Funct..

  Seong Min's Pages  by 한여름밤의꿈|2008/03/08 14:25

  제목 : Hardwired Networks on Chip in FPGAs to Unify Functional and Configuration Interconnects 저자 : Kees Goossens, Marijn Bennebroek, Jae Young Hur, and Huhammad Aqeel Wahlah 학회 or 논문지 : Proceedings of International S..

  NoC, Goossens, FPGA, reconfiguration